

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Minoru OKAMOTO

Confirmation Number:

Serial No.: 10/787,166

Group Art Unit:

Filed: February 27, 2004

Examiner:

For:

SYSTEM LSI DESIGN SUPPORT APPARATUS AND A SYSTEM LSI

DESIGN SUPPORT METHOD

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

At the time the above application was filed, priority was claimed based on the following application:

Japanese Patent Application No. 2003-051046, filed February 27, 2003

A copy of each priority application listed above is enclosed.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Togarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:prg Facsimile: (202) 756-8087

Date: May 27, 2004



日本国特許庁 JAPAN PATENT OFFICE

61282-064 OKamoto Feb 27, '04 101787,166

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月27日

出 願 番 号 Application Number:

特願2003-051046

[ST. 10/C]:

[J P 2 9 0 3 - 0 5 1 0 4 6]

出 願 人
Applicant(s):

松下電器産業株式会社



特許庁長官 Commissioner, Japan Patent Office 2003年12月12日





【書類名】

特許願

【整理番号】

5037940152

【提出日】

平成15年 2月27日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 17/50

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

岡本 稔

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100105647

【弁理士】

【氏名又は名称】 小栗 昌平

【電話番号】

03-5561-3990

【選任した代理人】

【識別番号】

100105474

【弁理士】

【氏名又は名称】

本多 弘徳

【電話番号】

03-5561-3990

【選任した代理人】

【識別番号】

100108589

【弁理士】

【氏名又は名称】

市川 利光

【電話番号】

03-5561-3990

【選任した代理人】

【識別番号】 100115107

【弁理士】

【氏名又は名称】 高松 猛

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100090343

【弁理士】

【氏名又は名称】 栗宇 百合子

【電話番号】 03-5561-3990

【手数料の表示】

【予納台帳番号】 092740

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0002926

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 システムLSI設計支援装置及び設計支援方法

【特許請求の範囲】

【請求項1】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、

システムの機能を高級言語で記述したプログラムを入力とし、前記プログラム に記述された関数を抽出する関数抽出手段と、

前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された 条件分岐文の数を計数する解析手段と、

前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段と、

を備えたことを特徴とするシステムLSI設計支援装置。

【請求項2】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文のネスティング数を計数することを特徴とする請求項1に記載のシステムLSI設計支援装置。

【請求項3】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数することを特徴とする請求項1 又は2に記載のシステムLSI設計支援装置。

【請求項4】 処理ユニットが処理するに好適な条件分岐文の数、条件分岐文のネスティング数及び条件分岐文の条件に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるマッピング手段を備えることを特徴とする請求項1から3のいずれか一項に記載のシステムLSI設計支援装置。

【請求項5】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、

2/

システムの機能を高級言語で記述したプログラムを入力とし、前記プログラム に記述された関数を抽出する関数抽出手段と、

前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された ループ制御文の数を計数する解析手段と、

前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段と、

を備えたことを特徴とするシステムLSI設計支援装置。

【請求項6】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述されたループ制御文のネスティング数を計数することを特徴とする請求項5に記載のシステムLSI設計支援装置。

【請求項7】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述されたループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数することを特徴とする請求項5又は6に記載のシステムLSI設計支援装置。

【請求項8】 処理ユニットが処理するに好適なループ制御文の数、ループ制御文のネスティング数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるマッピング手段を備えることを特徴とする請求項5から7のいずれか一項に記載のシステムLSI設計支援装置。

【請求項9】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、

システムの機能を高級言語で記述したプログラムを入力とし、前記プログラム に記述された関数を抽出する関数抽出手段と、

前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された 条件分岐文及びループ制御文の数を計数する解析手段と、

前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段と、

3/

を備えたことを特徴とするシステムLSI設計支援装置。

【請求項10】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文のネスティング数を計数することを特徴とする請求項9に記載のシステムLSI設計支援装置。

【請求項11】 前記解析手段は、前記関数抽出手段が抽出したそれぞれの 関数について、その内部に記述された条件分岐文及びループ制御文の繰り返し回 数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数す ることを特徴とする請求項9又は10に記載のシステムLSI設計支援装置。

【請求項12】 処理ユニットが処理するに好適な条件分岐文及びループ制御文の数、条件分岐文及びループ制御文のネスティング数並びに条件分岐文及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるマッピング手段を備えることを特徴とする請求項9から11のいずれか一項に記載のシステムLSI設計支援装置。

【請求項13】 前記関数抽出手段が抽出した関数から任意に選択した複数の関数の組を少なくとも1つ指定する関数組み合わせ手段を備え、前記解析手段は、前記関数組み合わせ手段が指定した関数の組それぞれについて解析を行うことを特徴とする請求項1から12のいずれか一項に記載のシステムLSI設計支援装置。

【請求項14】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI 設計支援方法であって、

システムの機能を高級言語で記述したプログラムを入力するステップと、 前記プログラムに記述された関数を抽出するステップと、

抽出したそれぞれの関数について、その内部に記述された条件分岐文の数を計 数するステップと、

前記計数結果をそれぞれの関数について集計した集計結果情報を生成するステ

ップと、

を含むことを特徴とするシステムLSI設計支援方法。

【請求項15】 前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文のネスティング数を計数するステップを含むことを特徴とする請求項14に記載のシステムLSI設計支援方法。

【請求項16】 前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを含むことを特徴とする請求項14又は15に記載のシステムLSI設計支援方法。

【請求項17】 処理ユニットが処理するに好適な条件分岐文の数、条件分岐文のネスティング数及び条件分岐文の条件に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、

前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に 対応付けるステップと、

を含むことを特徴とする請求項14から16のいずれか一項に記載のシステムL SI設計支援方法。

【請求項18】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI 設計支援方法であって、

システムの機能を高級言語で記述したプログラムを入力するステップと、

前記プログラムに記述された関数を抽出するステップと、

抽出されたそれぞれの関数について、その内部に記述されたループ制御文の数 を計数するステップと、

前記計数結果をそれぞれの関数について集計した集計結果情報を生成するステップと、

を含むことを特徴とするシステムLSI設計支援方法。

【請求項19】 前記抽出されたそれぞれの関数について、その内部に記述 されたループ制御文のネスティング数を計数するステップを含むことを特徴とす る請求項18に記載のシステムLSI設計支援方法。

【請求項20】 前記抽出されたそれぞれの関数について、その内部に記述されたループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを含むことを特徴とする請求項18 又は19に記載のシステムLSI設計支援方法。

【請求項21】 処理ユニットが処理するに好適なループ制御文の数、ループ制御文のネスティング数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、

前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に 対応付けるステップと、

を含むことを特徴とする請求項18から20のいずれか一項に記載のシステムL SI設計支援方法。

【請求項22】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI 設計支援方法であって、

システムの機能を高級言語で記述したプログラムを入力するステップと、 前記プログラムに記述された関数を抽出するステップと、

抽出されたそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文の数を計数するステップと、

前記計数結果をそれぞれの関数について集計した集計結果情報を生成するステップと、

を含むことを特徴とするシステムLSI設計支援方法。

【請求項23】 前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文のネスティング数を計数するステップを含むことを特徴とする請求項22に記載のシステムLSI設計支援方法。

【請求項24】 前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数及びループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを

含むことを特徴とする請求項22又は23に記載のシステムLSI設計支援方法。

【請求項25】 処理ユニットが処理するに好適な条件分岐文及びループ制御文の数、条件分岐文及びループ制御文のネスティング数並びに条件分岐文の条件に係る変数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、

前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に 対応付けるステップと、

を含むことを特徴とする請求項22から24のいずれか一項に記載のシステムL SI設計支援方法。

【請求項26】 前記抽出した関数から任意に選択した複数の関数の組を少なくとも1つ指定するステップを含み、前記指定された関数の組それぞれについて前記集計を行うことを特徴とする請求項14から25のいずれか一項に記載のシステムLSI設計支援方法。

【請求項27】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI 設計支援装置に提供するデータを格納するデータベース装置であって、

前記データは、システムの機能を高級言語で記述したプログラムに関し、処理 ユニットが処理するに好適な条件分岐文の数を、異なる処理ユニット毎に予め定 義した定義情報であることを特徴とするデータベース装置。

【請求項28】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI 設計支援装置に提供するデータを格納するデータベース装置であって、

前記データは、システムの機能を高級言語で記述したプログラムに関し、処理 ユニットが処理するに好適なループ制御文の数を、異なる処理ユニット毎に予め 定義した定義情報であることを特徴とするデータベース装置。

【請求項29】 複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI

7/

設計支援装置に提供するデータを格納するデータベース装置であって、

前記データは、システムの機能を高級言語で記述したプログラムに関し、処理 ユニットが処理するに好適な条件分岐文及びループ制御文の数を、異なる処理ユニット毎に予め定義した定義情報であることを特徴とするデータベース装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、高級言語で記述されたシステムのプログラムが実現する機能を、マイクロプロセッサ、デジタル信号処理プロセッサ、専用ロジック回路等から構成されるシステム用のLSIに割り付けることを支援するシステムLSI設計支援装置及び設計支援方法に関するものである。

[0002]

【従来の技術】

近年、LSIの高集積化に伴い多数の機能からなるシステムを1チップのLSIに集積することが可能となっている。このLSI(以下、システムLSIと称する)は、異なる種類の処理ユニット(例えば、マイクロプロセッサ、デジタル信号処理プロセッサ、専用のロジック回路)及びメモリより構成され、システムの様々な機能がそれぞれ適切な処理ユニットで実行される。

[0003]

処理ユニットは、それぞれ異なったアーキテクチャを持っており、得意とする 処理内容がある。例えば、マイクロプロセッサ(以下、CPUと称する)ではLSI外部から入力される多様な制御情報の判断や、複雑なアルゴリズムをもつ処理を、高級言語を元にしたプログラムで実行するのに適する。

$[0\ 0\ 0\ 4]$

また、デジタル信号処理プロセッサ(以下、DSPと称する)は複雑な数値演算を高速で実行するのに向いている。さらに、専用ロジック回路は単純な数値演算等を高効率で実行できるが、一方で複雑な判断条件を伴った処理には向かないという特徴がある。

[0005]

8/

システムの機能をどの処理ユニットに割り当てるかは以下の過程でなされる。 まず、システムの動作の一部あるいは全体を記述したプログラムを元に簡略な解析を行う。この解析でプログラムの機能単位(即ちモジュール、C言語等の高級言語では関数)毎の処理時間が見積もられる。この情報を基に設計者は、システムの機能を適切な処理ユニットに割り付ける。次に、処理ユニット毎にさらに詳しく処理時間や実行サイクル数を算出する。この段階で問題がなければ、さらに処理ユニットに応じた組み込みプログラム、例えばCPUで実行するプログラムやDSP用のプログラムを作成し、同時に専用ロジック回路を設計することで正確な処理時間を算出する。

[0006]

以上の煩雑な一連の過程を支援する設計支援方法が提案されている(例えば、特許文献1を参照)。特許文献1によれば、複数の関数から構成される高級言語で記述されたプログラムをコンパイルして得られるオブジェクトコードを入力してシミュレーションを実行し、予め指定した区間について処理時間と処理回数を記録、出力することで処理時間の大小に応じてハードウエア化すべき箇所、すなわち専用ロジックで処理すべき箇所を選択している。

[0007]

【特許文献1】

特開平9-160949号公報(第4-14頁、第1図)

[0008]

【発明が解決しようとする課題】

しかしながら、上記従来の方法では、処理時間を基準にしてシステムのある機能を専用ロジックに割り付けることは支援できるものの、それ以外の基準では何ら判断できる情報を提供できないという問題点がある。すなわち、例えばシステムが有する一部の機能で、単純な数値演算を多用する機能Aを実現するに当たり、CPUで処理時間が満足されれば、専用ロジックで処理する要請はなくなる。ところが、この場合CPUにとっては不得意な処理を実行することになり、不必要な動作を多分に実行することにより消費電力の増加を招く。

[0009]

また別の例として、システムが有する一部の機能で、条件判断を多用した複雑なアルゴリズムを持つ機能Bを実現するに当たり、予め決められた時間内にCP Uが処理できなければ、専用ロジックに機能が割り当てられることになる。ところが、このような複雑な処理を専用ロジックで実現しようとすると多段の状態遷移制御回路が必要となり、専用ロジックの回路規模が増加して、同時にその設計期間は膨大となる。

[0010]

本発明は上記事情に鑑みてなされたもので、システムLSIに内蔵されている 異なったアーキテクチャを持つ処理ユニットに、システムが担う機能を適切に割 り当てられるように支援するシステムLSI設計支援装置及び設計支援方法を提 供することを目的とする。

$[0\ 0\ 1\ 1]$

【課題を解決するための手段】

上記問題点を解決するために請求項1に記載のシステムLSI設計支援装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、システムの機能を高級言語で記述したプログラムを入力とし、前記プログラムに記述された関数を抽出する関数抽出手段と、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文の数を計数する解析手段と、前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段とを備えたことを特徴とする

[0012]

請求項14に記載のLSI設計支援方法は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援方法であって、システムの機能を高級言語で記述したプログラムを入力するステップと、前記プログラムに記述された関数を抽出するステップと、抽出したそれぞれの関数について、その内部に記述された条件分岐文の数を計数するステップと、前記計数結果をそれぞれの関数について集

計した集計結果情報を生成するステップとを含むことを特徴とする。

[0013]

上記構成によれば、条件分岐文の数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0014]

請求項2に記載のシステムLSI設計支援装置は、請求項1に記載のシステム LSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそ れぞれの関数について、その内部に記述された条件分岐文のネスティング数を計 数することを特徴とする。

[0015]

請求項15に記載のLSI設計支援方法は、請求項14に記載のLSI設計支援方法において、前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文のネスティング数を計数するステップを含むことを特徴とする。

[0016]

上記構成によれば、条件分岐文のネスティング数に関するシステムLSI設計 支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担 う機能を適切に割り当てることができる。

$[0\ 0\ 1\ 7]$

請求項3に記載のシステムLSI設計支援装置は、請求項1又は2に記載のシステムLSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数することを特徴とする。

[0018]

請求項16に記載のLSI設計支援方法は、請求項14又は15に記載のシステムLSI設計支援方法において、前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを含むことを特徴とする。

[0019]

上記構成によれば、条件分岐文の条件に係る変数を生成するに要した関数の数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ 処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0020]

請求項4に記載のシステムLSI設計支援装置は、請求項1から3のいずれか 一項に記載のシステムLSI設計支援装置において、処理ユニットが処理するに 好適な条件分岐文の数、条件分岐文のネスティング数及び条件分岐文の条件に係 る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結果情報とを照合 して適切な処理ユニットを関数毎に対応付けるマッピング手段を備えることを特 徴とする。

[0021]

請求項17に記載のLSI設計支援方法は、請求項14から16のいずれか一項に記載のシステムLSI設計支援方法において、処理ユニットが処理するに好適な条件分岐文の数、条件分岐文のネスティング数及び条件分岐文の条件に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるステップとを含むことを特徴とする。

[0022]

上記構成によれば、条件分岐文の数、条件分岐文のネスティング数、条件分岐 文の条件に係る変数の生成に要した関数の数から選択した複数の組み合わせに関 するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理 ユニットにシステムが担う機能を適切に割り当てることができる。

[0023]

請求項5に記載のシステムLSI設計支援装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、システムの機能を高級言

語で記述したプログラムを入力とし、前記プログラムに記述された関数を抽出する関数抽出手段と、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述されたループ制御文の数を計数する解析手段と、前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段とを備えたことを特徴とする。

[0024]

請求項18に記載のLSI設計支援方法は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援方法であって、システムの機能を高級言語で記述したプログラムを入力するステップと、前記プログラムに記述された関数を抽出するステップと、抽出されたそれぞれの関数について、その内部に記述されたループ制御文の数を計数するステップと、前記計数結果をそれぞれの関数について集計した集計結果情報を生成するステップとを含むことを特徴とする。

[0025]

上記構成によれば、ループ制御文の数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0026]

請求項6に記載のシステムLSI設計支援装置は、請求項5に記載のシステム LSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述されたループ制御文のネスティング数を 計数することを特徴とする。

[0027]

請求項19に記載のLSI設計支援方法は、請求項18に記載のシステムLS I設計支援方法において、前記抽出されたそれぞれの関数について、その内部に 記述されたループ制御文のネスティング数を計数するステップを含むことを特徴 とする。

[0028]

上記構成によれば、ループ制御文のネスティング数に関するシステムLSI設

計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが 担う機能を適切に割り当てることができる。

[0029]

請求項7に記載のシステムLSI設計支援装置は、請求項5又は6に記載のシステムLSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述されたループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数することを特徴とする。

[0030]

請求項20に記載のLSI設計支援方法は、請求項18又は19に記載のシステムLSI設計支援方法において、前記抽出されたそれぞれの関数について、その内部に記述されたループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを含むことを特徴とする。

[0031]

上記構成によれば、ループ制御文の繰り返し回数に係る変数を生成するに要した関数の数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0032]

請求項8に記載のシステムLSI設計支援装置は、請求項5から7のいずれか 一項に記載のシステムLSI設計支援装置において、処理ユニットが処理するに 好適なループ制御文の数、ループ制御文のネスティング数及びループ制御文の繰 り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを 異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結 果情報とを照合して適切な処理ユニットを関数毎に対応付けるマッピング手段を 備えることを特徴とする。

[0033]

請求項21に記載のLSI設計支援方法は、請求項18から20のいずれか一

項に記載のシステムLSI設計支援方法において、処理ユニットが処理するに好適なループ制御文の数、ループ制御文のネスティング数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるステップとを含むことを特徴とする。

[0034]

上記構成によれば、ループ制御文の数、ループ制御文のネスティング数、ループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせに関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる

[0035]

請求項9に記載のシステムLSI設計支援装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置であって、システムの機能を高級言語で記述したプログラムを入力とし、前記プログラムに記述された関数を抽出する関数抽出手段と、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文の数を計数する解析手段と、前記解析手段の計数結果を前記関数抽出手段で抽出されたそれぞれの関数について集計した集計結果情報を出力する集計手段とを備えたことを特徴とする。

[0036]

請求項22に記載のLSI設計支援方法は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援方法であって、システムの機能を高級言語で記述したプログラムを入力するステップと、前記プログラムに記述された関数を抽出するステップと、抽出されたそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文の数を計数するステップと、前記計数結果をそれぞれの関数について集計した集計結果情報を生成するステップとを含むことを特徴

とする。

[0037]

上記構成によれば、条件分岐文及びループ制御文の数に関するシステムLSI 設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステム が担う機能を適切に割り当てることができる。

[0038]

請求項10に記載のシステムLSI設計支援装置は、請求項9に記載のシステムLSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文のネスティング数を計数することを特徴とする。

[0039]

請求項23に記載のLSI設計支援方法は、請求項22に記載のシステムLSI設計支援方法において、前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文のネスティング数を計数するステップを含むことを特徴とする。

[0040]

上記構成によれば、条件分岐文及びループ制御文のネスティング数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0041]

請求項11に記載のシステムLSI設計支援装置は、請求項9又は10に記載のシステムLSI設計支援装置において、前記解析手段は、前記関数抽出手段が抽出したそれぞれの関数について、その内部に記述された条件分岐文及びループ制御文の繰り返し回数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数することを特徴とする。

[0042]

請求項24に記載のLSI設計支援方法は、請求項22又は23に記載のシステムLSI設計支援方法において、前記抽出されたそれぞれの関数について、その内部に記述された条件分岐文の条件に係る変数及びループ制御文の繰り返し回

数に係る変数の計算過程に基づいて、前記変数の生成に要した関数の数を計数するステップを含むことを特徴とする。

[0043]

上記構成によれば、条件分岐文の条件に係る変数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数に関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0044]

請求項12に記載のシステムLSI設計支援装置は、請求項9から11のいずれか一項に記載のシステムLSI設計支援装置において、処理ユニットが処理するに好適な条件分岐文及びループ制御文の数、条件分岐文及びループ制御文のネスティング数並びに条件分岐文及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報と前記集計手段が出力する集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるマッピング手段を備えることを特徴とする。

[0045]

請求項25に記載のLSI設計支援方法は、請求項22から24のいずれか一項に記載のシステムLSI設計支援方法において、処理ユニットが処理するに好適な条件分岐文及びループ制御文の数、条件分岐文及びループ制御文のネスティング数並びに条件分岐文の条件に係る変数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせを異なる処理ユニット毎に予め定義した定義情報を入力するステップと、前記定義情報と前記集計結果情報とを照合して適切な処理ユニットを関数毎に対応付けるステップとを含むことを特徴とする。

[0046]

上記構成によれば、条件分岐文及びループ制御文の数、条件分岐文及びループ制御文のネスティング数並びに条件分岐文の条件に係る変数及びループ制御文の繰り返し回数に係る変数の生成に要した関数の数から選択した複数の組み合わせに関するシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ

処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0047]

請求項13に記載のシステムLSI設計支援装置は、請求項1から12のいずれか一項に記載のシステムLSI設計支援装置において、前記関数抽出手段が抽出した関数から任意に選択した複数の関数の組を少なくとも1つ指定する関数組み合わせ手段を備え、前記解析手段は、前記関数組み合わせ手段が指定した関数の組それぞれについて解析を行うことを特徴とする。

[0048]

請求項26に記載のLSI設計支援方法は、請求項14から25のいずれか一項に記載のシステムLSI設計支援方法において、前記抽出した関数から任意に選択した複数の関数の組を少なくとも1つ指定するステップを含み、前記指定された関数の組それぞれについて前記集計を行うことを特徴とする。

[0049]

上記構成によれば、関連性の高い関数を同じ処理ユニットで処理する場合についてのシステムLSI設計支援情報に基づいて異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てることができる。

[0050]

請求項27に記載のデータベース装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置に提供するデータを格納するデータベース装置であって、前記データは、システムの機能を高級言語で記述したプログラムに関し、処理ユニットが処理するに好適な条件分岐文の数を、異なる処理ユニット毎に予め定義した定義情報であることを特徴とする。

$[0\ 0\ 5\ 1]$

上記構成によれば、条件分岐文に関するシステムLSI設計支援情報を生成するためのデータをシステムLSI設計支援装置に提供することができる。

[0052]

請求項28に記載のデータベース装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支

援するシステムLSI設計支援装置に提供するデータを格納するデータベース装置であって、前記データは、システムの機能を高級言語で記述したプログラムに関し、処理ユニットが処理するに好適なループ制御文の数を、異なる処理ユニット毎に予め定義した定義情報であることを特徴とする。

[0053]

上記構成によれば、ループ制御文に関するシステムLSI設計支援情報を生成するためのデータをシステムLSI設計支援装置に提供することができる。

[0054]

請求項29に記載のデータベース装置は、複数の異なったアーキテクチャをもつ処理ユニットからなるシステムLSIにシステムの機能を割り当てる設計を支援するシステムLSI設計支援装置に提供するデータを格納するデータベース装置であって、前記データは、システムの機能を高級言語で記述したプログラムに関し、処理ユニットが処理するに好適な条件分岐文及びループ制御文の数を、異なる処理ユニット毎に予め定義した定義情報であることを特徴とする。

[0055]

上記構成によれば、条件分岐文及びループ制御文に関するシステムLSI設計 支援情報を生成するためのデータをシステムLSI設計支援装置に提供すること ができる。

[0056]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。本発明に係るシステムLSI設計支援装置を用いて設計を行うシステムLSIは、異なったアーキテクチャを持つ複数の処理ユニット(CPU、DSP、専用ロジック)で構成されている(システムLSIの構成は図示略)。

[0057]

(実施の形態1)

図1は、本発明の実施の形態1におけるシステムLSI設計支援装置の構成を示すブロック図である。図1において、コンピュータ100は、プロセッサ110及び主記憶装置120を備える。プロセッサ110は、各種演算処理やシステ

ムLSI設計支援装置全体の統括制御処理を行う。主記憶装置120は、本発明のシステムLSI設計支援装置の動作に関わる手続きを記述したプログラムやデータなどを格納する。また、補助記憶装置130は、コンピュータ100に入力するデータを、補助記憶装置140は、コンピュータ100から出力されるデータを格納する。

[0058]

システムの機能の一部あるいは全部を高級言語で記述したプログラム132は、補助記憶装置130に予め格納されている(格納手段は図示略)。図2は、実施の形態1において補助記憶装置に格納されるプログラム132の記述例である。図に示すように、プログラムはC言語で記述され、複数の関数で構成されている。

[0059]

次に、上記構成のシステムLSI設計支援装置の動作について説明する。プログラム132がコンピュータ100に入力されると、主記憶装置120の関数抽出部122、解析処理部124、集計処理部126、の順番で各種処理が実行される。

[0060]

関数抽出部122は、プログラム132に記述されている関数を抽出する。プログラム132が図2に示した内容の場合、関数としてfunc_A、func_B、func_Cが抽出される。解析処理部124は、抽出された関数ごとに条件分岐文の数を計数する。

$[0\ 0\ 6\ 1\]$

図3は、実施の形態1における関数内部の解析処理の流れを示すフローチャートである。関数抽出部122より抽出された関数の一つを選択する(ステップS101)。プログラム132が図2に示す内容である場合、まずfunc_Aが選択される。次に、その関数内に含まれる条件分岐文の数をカウントする(ステップS102)。図2のfunc_Aの内部では、条件分岐文としてif文を使用しており、その数はif文211、if文212、if文213の合計3個であるので、その数を記録する(ステップS103)。以上の処理がすべての関数について

終了したかどうかを判定し(ステップS104)、終了していない場合はステップS101からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0062]

集計処理部126は、解析処理部124で得られた条件分岐文の数を集計し、 集計結果を生成する。図4は、集計処理結果例を概念的に表で示した模式図であ る。この集計結果情報142は、補助記憶装置140に格納される。

[0063]

実施の形態1の構成により、システムの機能を記述したプログラム132の関数毎の特徴が得られる。例えば、上記のプログラム例ではfunc_Bで条件分岐文が10箇所使用されているため、条件判断を効率よく行うCPUでこの関数を処理するのが適切である、というような設計支援情報が取得できる。

[0064]

(実施の形態2)

本発明の実施の形態2におけるシステムLSI設計支援装置について、図1、 図2、図5及び図6を参照しながら説明する。

[0065]

先の実施の形態と異なる点は、図1の解析処理部124において、抽出された 関数ごとに条件分岐文のネスティング数までを計数することにある。

[0066]

図5は、実施の形態2における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを選択する(ステップS201)。プログラム132が図2に示す内容である場合、まずfunc_Aが選択される。次に、その関数内に含まれる条件分岐文の数をカウントする(ステップS202)。図2では、3個のif文がカウントされる。更にこの関数内に含まれる条件分岐文のネスティング数(入れ子構造の段数)と、対象となる条件分岐文の数をカウントする(ステップS203)。図2のfunc_Aの中にあるif文212は、if文211の内部で1段のネスティング構造となっている。従って、このときネスティング1段の条件分岐文は1とカウン

トし、記録する(ステップS204)。以上の処理がすべての関数について終了 したかどうかを判定し(ステップS205)、終了していない場合はステップS 201からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行 する。

[0067]

集計処理部126は、解析処理部124で得られた条件分岐文の数とネスティング数を集計し、集計結果を生成する。図6は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0068]

実施の形態2の構成により、実施の形態1とは異なる別の観点から、プログラム132の関数毎の特徴が得られる。一般に、条件分岐のネスティング段数が多い程処理が複雑となるため、専用ロジックでの実行は困難になる。例えば、上記のプログラム例ではfunc_Aでネスティングを用いた条件分岐文が使用されているため、条件判断を効率よく行うCPUでこの関数を処理するのが適切である、というような設計支援情報が取得できる。

[0069]

(実施の形態3)

本発明の実施の形態3におけるシステムLSI設計支援装置について、図1、図7、図8及び図9を参照しながら説明する。

[0070]

先の実施の形態と異なる点は、図1の解析処理部124において、抽出された 関数ごとに、条件分岐文の条件を生成する過程を追跡して、条件変数を生成する に要した関数の数を計数し、内部構文の解析を行うことにある。図7は、実施の 形態3において補助記憶装置に格納されるプログラム132の記述例である。

[0071]

図8は、実施の形態3における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを 選択する(ステップS301)。プログラム132が図7に示す内容である場合 、まずfunc_Aが選択される。次に、その関数内に含まれる条件分岐文で用いられる条件に係る変数を生成するに当たりいくつの関数を経由するかを解析する(ステップS302)。図7の条件分岐文211で用いられている変数AIN1はfunc_A外部の関数で計算されており、変数AIN2は外部から定数として与えられるものとする。図7に示されるように、変数AIN1は、func_D内部で計算され、func_D内部において2つの文711,712に記述のfunc_A1、func_A2により変数AIN1が生成されている。従って、AIN1を生成するに要する関数は2となる。また、変数AIN2は外部から定数で与えられているので生成に必要な関数は0である。このような解析に基づいて、条件変数を生成するに要した関数の数と変数の数を記録する(ステップS303)。以上の処理がすべての関数について終了したかどうかを判定し(ステップS304)、終了していない場合はステップS301からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0072]

集計処理部126は、解析処理部124で得られた条件分岐文の数と条件変数を生成するに要した関数の数と変数の数を集計し、集計結果を生成する。図9は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0073]

実施の形態3の構成により、実施の形態1、2とは異なる別の観点から、プログラム132の関数毎の特徴が得られる。一般に、条件分岐で用いられる変数を生成するに当たりその手順が多い程処理が複雑となるため、専用ロジックでの実行は困難になる。例えば、上記のプログラム例ではfunc_Aの条件分岐文で用いる変数を生成するには2個の関数が必要であるため、条件判断を効率よく行うCPUでこの関数を処理するのが適切である、というような設計支援情報が取得できる。

[0074]

(実施の形態4)

本発明の実施の形態4におけるシステムLSI設計支援装置について、図1、

図10、図11及び図12を参照しながら説明する。

[0075]

先の実施の形態と異なる点は、図1の解析処理部124において、抽出された 関数ごとにループ制御文の数を計数することにある。図10は、実施の形態4に おいて補助記憶装置に格納されるプログラム132の記述例である。

[0076]

図11は、実施の形態4における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを選択する(ステップS401)。プログラム132が図10に示す内容である場合、まずfunc_LAが選択される。次に、その関数内に含まれるループ制御文の数をカウントする(ステップS402)。図10のfunc_LAの内部では、ループ制御文としてfor文を使用しており、その数はfor文1011、for文1012、for文1013の合計3個であるので、その数を記録する(ステップS403)。以上の処理がすべての関数について終了したかどうかを判定し(ステップS404)、終了していない場合はステップS401からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0077]

集計処理部126は、解析処理部124で得られたループ制御文の数を集計し、集計結果を生成する。図12は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0078]

実施の形態4の構成により、システムの機能を記述したプログラム132の関数毎の特徴が得られる。例えは、上記のプログラム例ではfunc_LBでループ制御文が10箇所使用されているため、ループ制御を効率よく行うDSP又は専用ロジックでこの関数を処理するのが適切である、というような設計支援情報が取得できる。

[0079]

(実施の形態5)

本発明の実施の形態5におけるシステムLSI設計支援装置について、図1、

図10、図13及び図14を参照しながら説明する。

[0080]

先の実施の形態と異なる点は、図1の解析処理部124において、抽出された 関数ごとにループ制御文のネスティング数までを計数することにある。

[0081]

図13は、実施の形態5における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを選択する(ステップS501)。プログラム132が図10に示す内容である場合、まずfunc_LAが選択される。次に、その関数内に含まれるループ制御文の数をカウントする(ステップS502)。図10では、3個のfor文がカウントされる。更にこの関数内に含まれるループ制御文の表スティング数(入れ子構造の段数)と、対象となるループ制御文の数をカウントする(ステップS503)。図10のfunc_LAの中にあるfor文1012は、for文1011の内部で1段のネスティング構造となっている。従って、このときネスティング1段のループ制御文は1とカウントし、記録する(ステップS504)。以上の処理がすべての関数について終了したかどうかを判定し(ステップS505)、終了していない場合はステップS501からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0082]

集計処理部126は、解析処理部124で得られたループ制御文の数とネスティング数を集計し、集計結果を生成する。図14は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0083]

実施の形態 5 の構成により、実施の形態 4 とは異なる別の観点から、プログラム 1 3 2 の関数毎の特徴が得られる。一般に、ループ制御文のネスティング段数が多い程処理が複雑となるため、専用ロジックでの実行は困難になる。例えば、上記のプログラム例では f u n c __LAでネスティングを用いたループ制御文が使用されているため、システム L S I に内蔵される D S P でこの関数を処理する

のが適切である、というような設計支援情報が取得できる。

[0084]

(実施の形態6)

本発明の実施の形態6におけるシステムLSI設計支援装置について、図1、図15、図16及び図17を参照しながら説明する。

[0085]

先の実施の形態と異なる点は、図1の解析処理部124において、抽出された 関数ごとに、ループ制御文の繰り返し回数を生成する過程を追跡して、条件変数 を生成するに要した関数の数を計数し、内部構文の解析を行うことにある。図1 5は、実施の形態6において補助記憶装置に格納されるプログラム132の記述 例である。

[0086]

図16は、実施の形態6における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを選択する(ステップS601)。プログラム132が図15に示す内容である場合、まずfunc_LAが選択される。次に、ループ制御文で用いられる繰り返し回数に係る変数を生成するに当たりいくつの関数を経由するかを解析する(ステップS602)。図15のループ制御文1011で用いられている繰り返し回数を指示する変数AIN1は、func_LD内部で計算され、func_LD内部において2つの文1511,1512に記述のfunc_LA1、func_LA2により変数AIN1が生成されている。従って、AIN1を生成するに要する関数は2となる。このような解析に基づいて、条件変数を生成するに要した関数の数を記録する(ステップS603)。以上の処理がすべての関数について終了したかどうかを判定し(ステップS604)、終了していない場合はステップS601からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0087]

集計処理部126は、解析処理部124で得られたループ制御文の数と条件変数を生成するに要した関数の数と変数の数を集計し、集計結果を生成する。図1

7は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報 1 4 2 は、補助記憶装置 1 4 0 に格納される。

[0088]

実施の形態6の構成により、実施の形態5とは異なる別の観点から、プログラム132の関数毎の特徴が得られる。一般にループ制御で用いられる繰り返し回数を指示する変数を生成するに当たりその手順が多い程処理が複雑となるため、専用ロジックでの実行は困難になる。例えば、上記のプログラム例ではfunc_LAのループ制御文で用いる変数を生成するには2個の関数が必要であるため、システムLSIに内蔵されるDSPでこの関数を処理するのが適切である、というような設計支援情報が取得できる。

[0089]

(実施の形態7)

本発明の実施の形態7におけるシステムLSI設計支援装置について、図1、 図18及び図19を参照しながら説明する。

[0090]

本実施の形態では、図1の解析処理部124において、抽出された関数ごとに、条件分岐文の数及びループ制御文の数、条件分岐文のネスティング数及びループ制御文のネスティング数、をすべて計数し、さらに、条件分岐文の条件及びループ制御文の繰り返し回数を生成する過程を追跡して、条件分岐文の変数を生成するに要した関数の数及びループ制御文の変数を生成するに要した関数の数を計数して、内部構文の解析を行う。尚、本実施の形態におけるプログラム132は、図2、図7、図10、図15に示す内容をすべて含むプログラムであるものとする。

[0091]

図18は、実施の形態7における関数内部の解析処理の流れを示すフローチャートである。解析処理部124は、関数抽出部122より抽出された関数の一つを選択する(ステップS701)。次に、その関数内に含まれる条件分岐文の数をカウントし(ステップS702)、その条件分岐文の数を記録する(ステップS703)。次に、この関数内に含まれる条件分岐文のネスティング数(入れ子

構造の段数)と対象となる条件分岐文の数をカウントし(ステップS704)、そのネスティング数を記録する(ステップS705)。次に、この関数内に含まれる条件分岐文で用いられる条件に係る変数を生成するに当たりいくつの関数を経由するかを追跡し(ステップS706)、この条件変数を生成するに要した関数の数を記録する(ステップS707)。

[0092]

続いて、その関数内に含まれるループ制御文の数をカウントし(ステップS708)、そのループ制御文の数を記録する(ステップS709)。次に、この関数内に含まれるループ制御文のネスティング数(入れ子構造の段数)と対象となるループ制御文の数をカウントし(ステップS710)、そのネスティング数を記録する(ステップS711)。次に、この関数内に含まれるループ制御文で用いられる繰り返し回数に係る変数を生成するに当たりいくつの関数を経由するかを追跡し(ステップS712)、この条件変数を生成するに要した関数の数を記録する(ステップS712)、この条件変数を生成するに要した関数の数を記録する(ステップS713)。以上の処理がすべての関数について終了したかどうかを判定し(ステップS714)、終了していない場合はステップS701からの処理を再び繰り返し、終了した場合は次の集計処理部126へ移行する。

[0093]

集計処理部126は、解析処理部124で得られた条件分岐文の数及びループ制御文の数、条件分岐文のネスティング数及びループ制御文のネスティング数、条件分岐文の変数を生成するに要した関数の数及びループ制御文の変数を生成するに要した関数の数、をそれぞれ集計して集計結果を生成する。図19は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0094]

実施の形態7の構成により、前述の実施の形態1から6までを総合した観点から、プログラム132の関数毎の特徴が得られ、総合的な設計支援情報が取得できる。

[0095]

(実施の形態8)

本発明の実施の形態8におけるシステムLSI設計支援装置について、図7、図8、図20及び図21を参照しながら説明する。

[0096]

先の実施の形態と異なる点は、抽出した関数ごとに条件分岐文の条件を生成する過程を追跡するのではなく、複数の関数からなる関数の「組」について解析を行うことにある。図20は、本発明の実施の形態8におけるシステムLSI設計支援装置の構成を示すブロック図である。補助記憶装置130には、プログラム132に加えファイル2032が格納されている。ファイル2032には任意の関数を複数選択した関数の「組」のリストがあり、関数抽出部2122は、プログラム132に記述された関数を抽出した後、ファイル2032に指定された「組」のリストを参照して特定の関数を選択する。以降の解析処理や集計処理は、個々の関数ではなく、この「組」に対して実行される。

[0097]

上記構成のシステムLSI設計支援装置の動作について説明する。尚、本実施の形態におけるプログラム132は、図7で示す内容を含むプログラムとして説明する。

[0098]

まず、関数抽出部2122がプログラム132に記述されている関数を抽出し、次に、ファイル2032を参照する。このファイル2032には、プログラム132の中で関連性が高いと思われる複数の関数が「組」として、設計者により予め指定されている。例えば、図7のプログラムのfunc_Aと、func_Aで使用される変数AIN1を生成するfunc_Dとは関数の関連性が高いため、同一の処理ユニットで処理することが望ましい。このような場合には、func_Aとfunc_Dを、解析する関数の「組」としてファイル2032に指定しておけば、2つの関数が同時に選択され、以降の解析処理が2つの関数に対して実行される。

[0099]

解析処理部124は、図8のフローチャートと同様の流れで解析処理を行うが、ここでは、func_Aとfunc_Dの2つの関数(即ち、指定した「組」

)について、条件分岐文の数と条件変数を生成するに要した関数の数を計数する。

[0100]

集計処理部126は、解析処理部124で得られた条件分岐文の数と条件変数を生成するに要した関数の数を集計し、集計結果を生成する。図21は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0101]

上記のように、予め指定した関数の「組」に対して条件分岐文に関する解析処理を実行するため、例えば、互いに関連性の高い関数func_Aとfunc_Dとを別々の処理ユニットで処理する場合についての解析が予め排除され、従ってシステムLSIの設計に係る適切な設計支援情報を取得できる。

[0102]

(実施の形態9)

本発明の実施の形態9におけるシステムLSI設計支援装置について、図15、図16、図20及び図22を参照しながら説明する。

[0103]

先の実施の形態と異なる点は、抽出された関数ごとにループ制御文の繰り返し回数を生成する過程を追跡するのではなく、複数の関数からなる関数の「組」について解析を行うことにある。また、図20の解析処理部124において行う解析処理が、条件分岐文に係る処理ではなく、ループ制御文に係る処理であることにある。

[0104]

上記構成のシステムLSI設計支援装置の動作について説明する。尚、本実施の形態におけるプログラム132は、図15で示す内容を含むプログラムとして説明する。

[0105]

まず、関数抽出部2122がプログラム132に記述されている関数を抽出し、次に、ファイル2032を参照する。このファイル2032には、プログラム

132の中で関連性が高いと思われる複数の関数が「組」として、設計者により予め指定されている。例えば、図15のプログラムのfunc_LAと、func_LAで使用される変数AIN1を生成するfunc_LDとは関連性が高いため、同一の処理ユニットで処理することが望ましい。このような場合には、func_LAとfunc_LDを、解析する関数の「組」としてファイル2032に指定しておけば、2つの関数が同時に選択され、以降の解析処理が2つの関数に対して実行される。

[0106]

解析処理部124は、図16のフローチャートと同様の流れで解析処理を行うが、ここでは、func_LAとfunc_LDの2つの関数(即ち、指定した「組」)について、ループ制御文の数と繰り返し回数を生成するに要した関数の数を計数する。

[0107]

集計処理部126は、解析処理部124で得られたループ制御文の数と繰り返し回数を生成するに要した関数の数を集計し、集計結果を生成する。図22は、集計処理結果例を概念的に表で示した模式図である。この集計結果情報142は、補助記憶装置140に格納される。

[0108]

上記のように、予め指定した関数の「組」に対してループ制御文に関する解析処理部124を実行するため、例えば、互いに関連性の高い関数func_LAとfunc_LDとを別々の処理ユニットで処理する場合についての解析が予め排除され、従ってシステムLSIの設計に係る適切な設計支援情報が取得できる

[0109]

(実施の形態10)

本発明の実施の形態10におけるシステムLSI設計支援装置について、図2、図3、図4、図23、図24及び図25を参照しながら説明する。

[0110]

先の実施の形態と異なる点は、処理ユニットを割り当てるための関数に係る条

件を記述した情報に基づいて、関数毎に適切な処理ユニットを割り当てるためのマッピング処理部2328が、主記憶装置120の中に付加されていることにある。図23は、本発明の実施の形態10におけるシステムLSI設計支援装置の構成を示すブロック図である。補助記憶装置130には、プログラム132に加え処理ユニットを割り当てるための関数に係る条件を記述した情報(即ち、ライブラリ)2332が格納されている。図24は、処理ユニットを割り当てるための条件分岐文に関する条件例を概念的に表で示した模式図である。

[0111]

上記構成のシステムLSI設計支援装置の動作について説明する。尚、本実施の形態におけるプログラム132は、図2で示す内容を含むプログラムとして説明する。

[0112]

まず、関数抽出部122は、プログラム132に記述されている関数を抽出する。次に、解析処理部124は、図3のフローチャートと同様の流れで、抽出された関数ごとに条件分岐文の数を計数する。さらに、集計処理部126は、解析処理部124で得られた条件分岐文の数を集計し、図4に示す集計結果を生成する。

[0113]

マッピング処理部2328は、得られた集計結果に基づいて、ライブラリ2332を参照して適切な処理ユニットを関数ごとに割り当てる。例えば、図4に示すようにfunc_Aは条件分岐文の数が3であり、ライブラリ2332(図24)を参照すると、条件分岐文の数3が該当するのはDSPとなる。つまり、func_AはDSPで処理することが適切であるという設計支援情報が取得できる。図25は、マッピング処理結果例を概念的に表で示した模式図である。このように、プログラム132で使用されている関数ごとに適切な処理ユニットが割り当てられる。このマッピング処理結果情報2342は、補助記憶装置140に格納される。

[0114]

上記のように、条件分岐文を処理する観点から、プログラム132に含まれる

関数ごとに適切な処理ユニットを割り当てることにより、システムLSIの設計 に係る適切な設計支援情報が取得できる。

[0115]

(実施の形態11)

本発明の実施の形態11におけるシステムLSI設計支援装置について、図10、図11、図12、図23、図26及び図27を参照しながら説明する。

[0116]

先の実施の形態と異なる点は、処理ユニットを割り当てるための関数に係る条件を記述した情報に基づいて、関数ごとに適切な処理ユニットを割り当てるためのマッピング処理部2328が、主記憶装置120の中に付加されている点である。また、実施の形態10と異なるのは、ライブラリ2332が、条件分岐文の数に関する条件ではなく、ループ制御文の数に関する条件であることにある。図26は、処理ユニットを割り当てるためのループ制御文に関する条件例を概念的に表で示した模式図である。

[0117]

上記構成のシステムLSI設計支援装置の動作について説明する。尚、本実施の形態におけるプログラム132は、図10で示す内容を含むプログラムとして説明する。

[0118]

まず、関数抽出部122は、プログラム132に記述されている関数を抽出する。次に、解析処理部124は、図11のフローチャートと同様の流れで、抽出された関数ごとにループ制御文の数を計数する。さらに、集計処理部126は、解析処理部124で得られたループ制御文の数を集計し、図12に示す集計結果を生成する。

[0119]

マッピング処理部2328は、得られた集計結果に基づいて、ライブラリ2332を参照して適切な処理ユニットを関数ごとに割り当てる。例えば、図12に示すようにfunc_Bはループ制御文の数が10であり、ライブラリ2332(図26)を参照すると、ループ制御文の数10が該当するのはDSPとなる。

つまり、func_BはDSPで処理することが適切であるという設計支援情報が取得できる。図27は、マッピング処理結果例を概念的に表で示した模式図である。このように、プログラム132で使用されている関数ごとに適切な処理ユニットが割り当てられる。このマッピング処理結果情報2342は、補助記憶装置140に格納される。

[0120]

上記のように、ループ制御文を処理する観点から、プログラム132に含まれる関数ごとに適切な処理ユニットを割り当てることにより、システムLSIの設計に係る適切な設計支援情報が取得できる。

[0121]

(実施の形態12)

本発明の実施の形態12におけるシステムLSI設計支援装置について、図1 8、図19、図23、図28、図29及び図30を参照しながら説明する。

[0122]

先の実施の形態と異なる点は、図23のライブラリ2332に、条件分岐文やループ制御文の数に関する条件だけではなく、条件分岐文やループ制御文のネスティング数、条件変数の生成に要する関数の数に関する条件までが含まれていることにある。図28は、処理ユニットを割り当てるための条件例を概念的に表で示した模式図である。

[0 1 2 3]

上記構成のシステムLSI設計支援装置の動作について説明する。尚、本実施の形態におけるプログラム132は、図2、図7、図10、図15に示す内容をすべて含むプログラムとして説明する。

[0124]

まず、関数抽出部122は、プログラム132に記述されている関数を抽出する。次に、解析処理部124は、図18のフローチャートと同様の流れで、抽出された関数ごとに、条件分岐文の数及びループ制御文の数、条件分岐文のネスティング数及びループ制御文のネスティング数、条件分岐文の変数を生成するに要した関数の数及びループ制御文の変数を生成するに要した関数の数及びループ制御文の変数を生成するに要した関数の数、をそれぞれ

計数する。さらに、集計処理部126は、解析処理部124で得られた計数結果 を集計し、図19に示す集計結果を生成する。

[0125]

マッピング処理部2328は、得られた集計結果に基づいて、ライブラリ23 32を参照して適切な処理ユニットを関数ごとに割り当てる。

[0126]

ところで、関数には条件分岐文やループ制御文が混在することがあり、そのような関数についての割り当てでは、異なる処理ユニットが適切であると判定される場合が生じる。例えば、ある関数内に条件分岐文が5あり、ネスティング数が1段の条件分岐文が1ある場合、好ましい処理ユニットはDSPとなるが、同じ関数内にループ制御文が4ある場合、これに対して好ましい処理ユニットはCPUとなる。

[0127]

そこで、本実施の形態では、処理ユニットを割り当てるための条件(図28) の項目ごとに重み付き係数を付与し、最も点数の高い処理ユニットが最適な処理 ユニットであると判定するようにしている。

[0128]

図29は、処理ユニットを割り当てるための条件の項目と、重み付き係数の関係を概念的に表で示した模式図である。この情報もライブラリ2332に含まれる。以下、 $func_A$ について、処理ユニットの判定の仕方について説明する。図29中のKは各項目に割り当てられた重み付き係数である。図29に示されるように、 $func_A$ については、図29中の丸をつけた項目が該当する。該当する項目毎に重み付き係数を加算していくと、CPUは、条件分岐文のネスティング数について1+2=3、変数生成について1+3=4、ループ制御文のネスティング数について1+1=2、繰り返し回数の変数生成について1+1=2となり、CPUの係数は3+4+2+2=11となる。DSPは、条件分岐文の数について5、条件分岐文の数について5、条件分岐文のネスティング数について5、条件分岐文のな数生成について50、条件分岐文のな数と成について51、条件分岐文のな数と成について51、条件分岐文の条件分岐文の系スティング数について51、条件分岐文の系列を表

分岐文のネスティング数について1、ループ制御文の数について6、ネスティング数について2、繰り返し回数の変数生成について2となり、専用ロジックの係数は1+6+2+2=11となる。

[0129]

従って、処理ユニットごとに係数を比較すると、CPU=11、DSP=20、専用ロジック=11、となり、DSPが最適な処理ユニットであると判定される。その他の関数についても、同様の方法で処理ユニットにマッピングすることが可能であり。図30は、マッピング処理結果例を概念的に表で示した模式図である。

[0130]

このように、プログラム132で使用されている関数ごとに適切な処理ユニットが割り当てられる。このマッピング処理結果情報2342は、補助記憶装置140に格納される。

[0131]

上記のように、条件分岐文及びループ制御文の詳細な使用形態を基準として、 プログラム132に含まれる関数ごとに適切な処理ユニットを割り当てることに より、システムLSIの設計に係る適切な設計支援情報が取得できる。

[0132]

尚、上記の実施の形態において、補助記憶装置130内に格納するライブラリ 2332の情報は、図24、図26、図28に示した数値に限定されるものでは なく、設計者が任意に設定してよい。また、数値が更新可能な構成としてもよい

[0133]

また、上記の実施の形態において、条件分岐文としてC言語におけるif文を使用したが、これは他の条件分岐文、例えばswitch文等でもよい。同様に、ループ制御文としてC言語におけるfor文を使用したが、これは他のループ制御文、例えばwhile文等でもよい。

[0134]

また、上記の実施の形態において、補助記憶装置130及び140を、コンピ

ュータ100の外部に配置して説明したが、内部に配置した構成としても構わない。さらに、補助記憶装置130内に格納する情報のうち、特にライブラリ2332だけをデータベースとして別途独立して格納し、電気通信回線を介して接続することにより、複数のコンピュータからライブラリ2332の情報へアクセスが可能な構成としてもかまわない。

[0135]

また、本発明のシステムLSI設計支援装置の機能を記述したプログラムは、 上記実施の形態の記述例に限定されるものではないことは言うまでもない。

[0136]

【発明の効果】

以上説明したように、本発明によれば、システムの機能の一部あるいは全部を C言語等の高級言語で記述したプログラムに含まれる関数毎に、条件分岐命令の 数やループ制御命令の数を計数し、集計することで、システムLSIに内蔵され る処理ユニットにシステムが持つ機能を適切に割り当てるための設計支援情報を 得ることができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態 1 におけるシステム L S I 設計支援装置の構成を示すブロック図である。

【図2】

実施の形態1において補助記憶装置に格納されるプログラムの記述例である。

【図3】

実施の形態 1 における関数内部の解析処理の流れを示すフローチャートである

図4】

集計処理結果例を概念的に表で示した模式図である。

【図5】

実施の形態2における関数内部の解析処理の流れを示すフローチャートである

【図6】

集計処理結果例を概念的に表で示した模式図である。

【図7】

実施の形態3において補助記憶装置に格納されるプログラムの記述例である。

[図8]

実施の形態3における関数内部の解析処理の流れを示すフローチャートである

【図9】

集計処理結果例を概念的に表で示した模式図である。

【図10】

実施の形態4において補助記憶装置に格納されるプログラムの記述例である。

【図11】

実施の形態4における関数内部の解析処理の流れを示すフローチャートである

【図12】

集計処理結果例を概念的に表で示した模式図である。

【図13】

実施の形態5における関数内部の解析処理の流れを示すフローチャートである

図14】

集計処理結果例を概念的に表で示した模式図である。

【図15】

実施の形態6において補助記憶装置に格納されるプログラムの記述例である。


【図16】

実施の形態6における関数内部の解析処理の流れを示すフローチャートである

【図17】

集計処理結果例を概念的に表で示した模式図である。

【図18】



【図19】

集計処理結果例を概念的に表で示した模式図である。

【図20】

本発明の実施の形態 8 におけるシステム L S I 設計支援装置の構成を示すブロック図である。

【図21】

集計処理結果例を概念的に表で示した模式図である。

【図22】

集計処理結果例を概念的に表で示した模式図である。

【図23】

本発明の実施の形態 10 におけるシステム LSI設計支援装置の構成を示すブロック図である。

【図24】

処理ユニットを割り当てるための条件分岐文に関する条件例を概念的に表で示した模式図である。

【図25】

マッピング処理結果例を概念的に表で示した模式図である。

【図26】

処理ユニットを割り当てるためのループ制御文に関する条件例を概念的に表で 示した模式図である。

【図27】

マッピング処理結果例を概念的に表で示した模式図である。

【図28】

処理ユニットを割り当てるための条件例を概念的に表で示した模式図である。

【図29】

処理ユニットを割り当てるための条件の項目と、重み付き係数の関係を概念的 に表で示した模式図である。

【図30】


マッピング処理結果例を概念的に表で示した模式図である。

【符号の説明】

- 100 コンピュータ
- 110 プロセッサ
- 120 主記憶装置
- 122 関数抽出部
- 124 解析処理部
- 126 集計処理部
- 130 補助記憶装置
- 140 補助記憶装置
- 132 プログラム
- 142 集計結果情報
- 2032 ファイル
- 2122 関数抽出部
- 2328 マッピング処理部
- 2332 ライブラリ
- 2342 マッピング処理結果情報

【書類名】 図面


【図1】



【図2】

```
· int
                        func_A
                                    (AIN1,AIN2)
                                    AIN1,AIN2;
                       int
                       {
                       int
                                    A1, A2;
            211
                       int
                                    A01;
132
                       if (AIN1 == 10)
                                  / if (AIN2 > 20)
                       } else {
           213
                       if (AIN1 > 10)
                       }
                       return (A01);
           int
                       func_B
                                    (BIN1)
                       int
                                    BIN1;
                       int
                                    B1, B2;
                       int
                                    BO1;
                       if (BIN1 > 20)
                       if (BIN1 > 18)
                       if (BIN1 > 16)
                                                1
                       }
                       if (BIN1 > 2) [
                       func_C
                                   0
           void
                       {
                       }
```


【図3】



【図4】

関数名	条件分岐文の数
func_A	3
func_B	10
func_C	0

【図5】




【図6】

		条件分岐文	
関数名	数	ネステ	イング数
	X	段数	該当する分岐文の数
£ A	2	0	2
func_A	3	1	1
func_B	10	0	10
func_C	0	0	0

【図7】

```
func_A
                                    (AIN1,AIN2)
           int
                       int
                                    AIN1,AIN2;
                                    A1, A2;
                       int
            211
                       int
                                    A01;
132
                       if(AIN1 == 10)
                                    if (AIN2 > 20)
                       } else {
           213
                       if (AIN1 > 10)
                       }
                       return (AO1);
                       func_D
           void
                       int
                                   D1, D2, D3;
                       D2 = func_A1 ( D1 );
          711
                       AIN1 = func_A2 (D2);
         712
                       D3 = func_A ( AIN1, D2 );
```

【図8】




【図9】

		条件分岐文	
関数名	数	変数生成	
	30	生成に要する関数	変数の数
func_A 3	2	2	1
	, 3	0	1
func_D	0	0	0

【図10】

```
(AIN1,AIN2)
                        func_LA
           int
                        int
                                     AIN1,AIN2;
                        {
                                     ij;
                        int
                        int
                                     A1, A2;
              1011
132
                                     A01;
                        int
                        for (i = 0; i < AIN1; ++i)
                                     for (j = 0; j < AIN2; ++j) [
                     1012-
             1013
                        for (i = 0; i < 10; ++i)
                        return (AO1);
                                     (BIN1)
           int
                        func_LB
                        int
                                     BIN1;
                        (
                        int
                                     i;
                                     B1, B2;
                        int
                        int
                                     B01:
                        for (i = 0; i < BIN1; ++i) [
                        for (i = 0; i < BIN1; ++i) {
                        for (i = 0; i < BIN1; ++i) {
                        }
                        for (i = 0; i < BIN1; ++i) {
                        func_LC
                                     0
           void
                        {
```


【図11】



【図12】

関数名	ループ制御文の数
func_LA	3
func_LB	10
func_LC	0

【図13】




【図14】

		ループ制御ス	文
関数名	数	7	ネスティング数
·	3 X	段数	該当するループ制御文の数
func_LA	2	0	2
lunc_LA	Tune_EA 5	1	1
func_LB	10	0	10
func_LC	0	0	0

【図15】

```
func_LA
                                    (AIN1,AIN2)
           int
                       int
                                    AIN1,AIN2;
                                    A1, A2;
                       int
            1011
                                    A01;
132
                        for (i = 0; i < AIN1; ++i)
                                   for (j = 0; j < AIN2; ++j)
           1013
                       for (i = 0; i < 10; ++i)
                       return (AO1);
           void
                       func_LD
                                   D1, D2, D3;
                       int
                       D2 = func_LA1 ( D1 );
          1511-
                       AIN1 = func_LA2 (D2);
         1512
                       D3 = funcL_A ( AIN1, D2 );
```


【図16】



【図17】

		ループ制御文	
関数名	数	繰り返し回数	の変数生成
	XX	生成に要する関数	変数の数
func_LA	2	2	1
Idric_LA		0	1
func_LD	0	0	0






【図19】

			条件分歧文					ループ配御文		
関数名		ネスティ	ネスティング数	変数	変数生成		ネスティ	ネスティング数	様り返し回数	繰り返し回数の変数生成
	数	段数	該当する分 岐文の数	生成に要す る関数	変数の数	数	段数	数当するループ配御文の数	生成に要す る関数	変数の数
	•	0	2	2	-				•	
runc_A	2	1	1	0	1	O	-	5	ə	9
func_B	10	0	10	0	1	0	0	0	0	0
func_C	0	0	0	0	0	0	0	0	0	0
func_D	0	0	0	0	0	0	0	0	0	0
fine I A	c	c	c	c	c	۲	0	2	2	1
	•	>	•	>	>	>	1	-	0	
func_LB	0	0	0	0	0	10	0	10	0	-
func_LC	0	0	0	0	0	0	0	0	0	0
func_LD	0	0	0	0	0	0	0	0	0	0

【図20】




【図21】

		条件分岐文	
関数名	数	変数生成	
	3 X	生成に要する関数	変数の数
func_A	3	2	1
func_A + func_D	3	0	1

【図22】

		ループ制御文	
関数名	数	繰り返し回数の変数生成	
	3 X	生成に要する関数	変数の数
func_LA	2	2	1
+ func_LD	ა 	0	1

【図23】



【図24】

処理ユニット	適した条件分岐文の数
CPU	10以上
DSP	3以上9以下
専用ロジック	2以下

【図25】

関数名	適切な処理ユニット
func_A	DSP
func_B	CPU
func_C	専用ロシック

【図26】

処理ユニット	適したループ制御文の数
CPU	3以上9以下
DSP	10以上
専用ロジック	2以下

【図27】

関数名	適切な処理ユニット
func_LA	CPU
func_LB	DSP
func_LC	専用ロシック

【図28】

			適した条件分岐文	*			ূূ	適したループ制御文	×	
		<i></i>	イング数	变数生成	生成		ネスティ	ネスティング数	繰り返し回数の変数生成	の変数生成
関数名	鰲	段数	該当する分岐 生成に要する 文の数 関数	生成に要する関数	変数の数	数	投資	該当するルー プ制領文の数	生成に要する関数	変数の数
		0	1以上	0	1以上		0	3以上9以下	0	3以上9以下
CPU	10以上	_	1以上	-	干 的	3以上9以下	-	0	-	0
		2以上	1以上	2以上	1以上		2以上	0	2以上	0
		0	3以上9以下	0	3以上9以下		0	1以上	0	2以下
DSP	3以上9以下	-	3以下	-	3以下	10以上	-	1以上	-	2以下
		2以上	1以下	2以上	以下		2以上	1以上	2以上	2以下
専用いが	2以下	0	3以下	0	3以下	2以下	0	3以下	0	3以下

【図29】

		•	適した条件分岐文	*			授	適したループ制御文	×	
		ネスティ	イング数	変数	变数生成		ネスティング数	いが数	繰り返し回数	繰り返し回数の変数生成
强数 各	数	段数	該当する分岐 文の数	生成に要する関数	変数の数	鞍	段数	該当するルー プ制御文の数	生成に要する関数	改数の数
		K=1	(<u>1</u> %)	K=1			K=1	3以上9以下	K=1	3以上9以下
CPU	9=X	K=2	(INF)	K=2	1以上	9=)	K=1		<u>K</u> =	(
		.K=3	1以上	K=3	(刊)		K=1		Κ =1	9
	(χ <u>-</u>	3以上9以下	K=1	3以上9以下		l=)	干省	<u> </u>	(A)
OSP	(\$) \(\frac{\frac{1}{2}}{2}\)	K=2	3UF)	K=2	GUE)	9=)/	K=2	以上	K=2	SUT)
		K=2	(UNF)	K=2	(J以下)		K=3	北京	K=3	SULT THE
専用いが	K=6	K=1	3UF)	K=1	3以下	()=X)	K=2	(JAMA)	K=2	(A)

CPU=3+4+2+2=11

DSP=6+4+4+6=20

【図30】

関数名	適切な処理ユニット
func_A	DSP
func_B	CPU
func_C	専用ロシェク
func_LA	CPU
func_LB	DSP
func_LC	専用ロジック



【要約】

【課題】システムLSIに内蔵されている異なったアーキテクチャを持つ処理ユニットにシステムが担う機能を適切に割り当てる。

【解決手段】システムの機能を高級言語で記述したプログラム内のそれぞれの関数について、その内部に記述された条件分岐文やループ制御文の数、条件分岐文やループ制御文のネスティング数、条件分岐文の条件やループ制御文の繰り返し回数の生成に要した関数の数等を計数する解析手段124を備える。

【選択図】 図1



特願2003-051046

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

世里世田」 住 所 氏 名 1990年 8月28日

新規登録

大阪府門真市大字門真1006番地

松下電器産業株式会社